环球头条：5V转3.3V电平的19种方法技巧

技巧一：使用LDO稳压器，从5V电源向3.3V系统供电

标准三端线性稳压器的压差通【tōng】常是 2.9-20.0V。要【yào】把【bǎ】 5V 可【kě】靠地转【zhuǎn】换为 3.3V，就【jiù】不【bú】能使用它们。压差为【wéi】几百个毫伏的低压降 （Low Dropout， LDO）稳【wěn】压器，是此类应用的理想选择。图 9-20 是基本LDO 系统的框【kuàng】图，标注了相【xiàng】应【yīng】的电流。从图中可以看出， LDO 由四个主要部分组成：

(相关资料图)

1. 导通晶体管

2. 带隙参考源

3. 运算放大器

4. 反馈电阻分压器

在选择【zé】 LDO 时，重要的是要【yào】知【zhī】道如何区【qū】分各种LDO。器件【jiàn】的【de】静态电【diàn】流、封装大小和型号是【shì】重要【yào】的【de】器【qì】件参数。根据具体应用来确定各种参数，将会得到最【zuì】优的设计。

LDO的静态电流IQ是器件空载工作时【shí】器件的接【jiē】地电流 IGND。IGND 是 LDO 用来进行稳压的电流。当【dāng】IOUT>>IQ 时， LDO 的【de】效率可用输出电压【yā】除【chú】以输入【rù】电【diàn】压来近似【sì】地得到。然而，轻载时【shí】，必【bì】须【xū】将 IQ 计入【rù】效率计【jì】算中。具有较低 IQ 的 LDO 其【qí】轻载效率较高。轻载效率的提高对于 LDO 性【xìng】能有【yǒu】负面影响。静【jìng】态电【diàn】流较高的 LDO 对于线路和负【fù】载【zǎi】的突【tū】然变化有更快的响应。

技巧二：采用齐纳二极管的低成本供电系统

这里详细说明了一个采用齐纳二极管的低成本稳压器方案。

可以用齐纳【nà】二极管和【hé】电阻做成简单的【de】低【dī】成【chéng】本 3.3V稳【wěn】压【yā】器，如【rú】图 9-20 所示。在很多【duō】应用中，该电路可以替代【dài】 LDO 稳压器并【bìng】具成本效益。但是【shì】，这种稳【wěn】压器对负【fù】载【zǎi】敏感的程度要【yào】高于 LDO 稳压器【qì】。另外，它【tā】的能效较低，因为 R1 和 D1 始终【zhōng】有功耗。R1 限制流入D1 和 PICmicro MCU的电流【liú】，从而使VDD 保持在允许范围内。由于【yú】流经齐纳二极管的电【diàn】流【liú】变【biàn】化时，二极管的反向【xiàng】电压也【yě】将【jiāng】发生改变，所以需要仔【zǎi】细考虑 R1 的值。

R1 的选择依据【jù】是【shì】：在最【zuì】大负载时【shí】——通【tōng】常是在PICmicro MCU 运行且驱动其输出【chū】为高电平时——R1上【shàng】的电压降要足够【gòu】低从而使PICmicro MCU有足以维【wéi】持工作所需【xū】的电【diàn】压。同时【shí】，在最小负【fù】载时——通常是 PICmicro MCU 复位时——VDD 不超过齐纳【nà】二极管【guǎn】的额定功【gōng】率，也不超过【guò】 PICmicro MCU的最大 VDD。

技巧三：采用3个整流二极管的更低成本供电系统

图【tú】 9-20 详细【xì】说【shuō】明了一个【gè】采【cǎi】用 3 个整流二极管的更低成本稳压器方案。

我们也可以把【bǎ】几个【gè】常规开【kāi】关二极管【guǎn】串联起【qǐ】来，用其正向压降来降低进入的 PICmicro MCU 的【de】电【diàn】压。这甚至比齐纳二极管稳压【yā】器的成本还【hái】要低。这种设计的电流消耗【hào】通【tōng】常要比【bǐ】使用齐【qí】纳二【èr】极管的电路低。

所需二极管的数量【liàng】根据所选用【yòng】二【èr】极管的【de】正向电【diàn】压而变化。二极管 D1-D3 的电压降是流经这些二极管的电【diàn】流的函数。连接 R1 是为了避免【miǎn】在【zài】负载【zǎi】最小时——通【tōng】常是 PICmicro MCU 处【chù】于复位或休【xiū】眠状态【tài】时【shí】——PICmicro MCU VDD 引【yǐn】脚上的【de】电压超过【guò】PICmicro MCU 的最【zuì】大 VDD 值。根据其他连接至VDD 的电路，可【kě】以提高R1 的【de】阻值，甚至【zhì】也可【kě】能【néng】完全不需要 R1。二极【jí】管 D1-D3 的选择依据【jù】是：在最大负载时【shí】——通常是 PICmicro MCU 运行且驱动其输出为【wéi】高电【diàn】平时【shí】——D1-D3 上的电压降要足够低从而能够满足 PICmicro MCU 的最低 VDD 要求。

技巧四：使用开关稳压器，从5V电源向3.3V系统供电

如【rú】图 9-20 所示，降压【yā】开关【guān】稳压器是一种基于电感【gǎn】的转换器，用来把输入电压源降低至幅【fú】值较【jiào】低的【de】输出电压。输【shū】出稳压是通【tōng】过控制 MOSFETQ1 的导通（ON）时间来实现的【de】。由【yóu】于 MOSFET 要么处于【yú】低阻状态，要么处于高阻【zǔ】状态【tài】（分别为 ON 和OFF），因此【cǐ】高输入源【yuán】电【diàn】压能够高效率【lǜ】地转【zhuǎn】换成较低的输【shū】出【chū】电压。

当 Q1 在这【zhè】两种状态期间时【shí】，通过平衡电感的电压- 时间【jiān】，可【kě】以建立输入和输【shū】出电压之【zhī】间的关系【xì】。

对于 MOSFET Q1，有下式：

在【zài】选【xuǎn】择电感的值【zhí】时，使电感【gǎn】的最大峰 - 峰纹【wén】波电流等于【yú】最大负载电流的百【bǎi】分之十的电【diàn】感【gǎn】值，是个很好的初始选择。

在选择输出电容值时，好的初值是：使 LC 滤波器特【tè】性阻抗【kàng】等于【yú】负载电阻。这样在满载工作期间如果突【tū】然卸【xiè】掉负载，电压【yā】过冲能处于【yú】可接受范围之内。

在选择二极管【guǎn】 D1 时，应选【xuǎn】择【zé】额【é】定电流足够大的元件，使之【zhī】能【néng】够承受脉冲周【zhōu】期 （IL）放电【diàn】期间的电感电流。

数字连接

在连【lián】接两个工作电【diàn】压不同的器件时，必须【xū】要【yào】知道其各自的输出、输入阈【yù】值。知道【dào】阈值之后【hòu】，可根据应用的其他需求选【xuǎn】择器【qì】件的连【lián】接方法【fǎ】。表 9-20 是本【běn】文档所使用【yòng】的输出、输入【rù】阈值【zhí】。在设计连接时，请务必参考制【zhì】造商【shāng】的数据手册以【yǐ】获得实际的【de】阈值电平。

技巧五：3.3V →5V直接连接

将 3.3V 输【shū】出连接【jiē】到 5V 输【shū】入【rù】最【zuì】简单【dān】、最理想的方法是直接【jiē】连接【jiē】。直接连接需要满足以下 2 点要求：

• 3.3V输出的 VOH 大于 5V 输入的 VIH

• 3.3V输出的 VOL 小于 5V 输入的 VIL

能够使【shǐ】用这种方法的例子【zǐ】之一是将 3.3V LVCMOS输出连【lián】接【jiē】到 5V TTL 输入【rù】。从表 9-20 中所给出的值可以【yǐ】清楚地看到【dào】上述要求均满足【zú】。

3.3V LVCMOS 的 VOH （3.0V）大于 5V TTL 的VIH （2.0V）且【qiě】 3.3V LVCMOS 的 VOL （0.5V）小于 5V TTL 的VIL （0.8V）。

如果这两个要求得不到【dào】满【mǎn】足，连接【jiē】两个部分【fèn】时就需要额外的电路。可能的解决方案请参阅技巧【qiǎo】 6、7、 8 和 13。

技巧六：3.3V→5V使用MOSFET转换器

如果 5V 输入的 VIH 比 3.3V CMOS 器【qì】件的【de】 VOH 要【yào】高，则驱动【dòng】任何这【zhè】样的 5V 输入就需要额【é】外的电路。图 9-20 所示为低成本的双元件【jiàn】解决方案。

在选择【zé】 R1 的【de】阻值时，需【xū】要考虑两个参数，即：输【shū】入的【de】开关速度和 R1 上的【de】电流【liú】消耗。当把输入从 0切【qiē】换到 1 时【shí】，需要计入【rù】因 R1 形成的 RC 时间常数而导致【zhì】的输【shū】入上升时间、 5V 输入的输入容抗以及电路板上【shàng】任何的杂散【sàn】电容。输入开【kāi】关【guān】速【sù】度【dù】可通过下式计算：

由于【yú】输入容抗和电【diàn】路板上【shàng】的杂散电容是固定的【de】，提高输入开关速【sù】度的【de】惟一途【tú】径【jìng】是降低 R1 的阻值。而降低 R1 阻【zǔ】值以获取更短的开【kāi】关时间，却是以【yǐ】增大5V 输入为低电平时的电流消耗为【wéi】代价的。通常，切换到【dào】 0 要【yào】比切换到【dào】 1 的速度快得多，因为 N 沟【gōu】道【dào】 MOSFET 的导通电阻要远小于 R1。另外，在选择 N 沟道【dào】 FET 时，所选【xuǎn】 FET 的【de】 VGS 应低于3.3V 输出的 VOH。

技巧七：3.3V→5V使用二极管补偿

表 9-20 列出【chū】了 5V CMOS 的输入【rù】电【diàn】压【yā】阈【yù】值、 3.3VLVTTL 和 LVCMOS 的输出驱动电压。

从上表看出， 5V CMOS 输入的高【gāo】、低输【shū】入电压【yā】阈值均比【bǐ】 3.3V 输出的阈【yù】值高【gāo】约一伏。因此【cǐ】，即使来自【zì】 3.3V 系统的输【shū】出能够【gòu】被补【bǔ】偿，留给噪声或元件容【róng】差的余地【dì】也很小或者没有。我们需要的是能够补偿输出【chū】并加大【dà】高低输出电压差的电路。

输出【chū】电压规范确定后，就已经假【jiǎ】定：高输出驱动的是输出和地之间的负载【zǎi】，而低输【shū】出【chū】驱动的是 3.3V和输出之【zhī】间的负载【zǎi】。如果高电【diàn】压阈值的负载实【shí】际上是在【zài】输【shū】出和 3.3V 之间的话，那么【me】输出【chū】电【diàn】压实际【jì】上【shàng】要高得多，因为【wéi】拉高输出【chū】的机制是负载【zǎi】电阻，而不是【shì】输出三极管。

如果【guǒ】我们设计一个二极管【guǎn】补偿电路 （见图 9-20），二极【jí】管 D1 的正向电压【yā】 （典型值【zhí】 0.7V）将【jiāng】会使输【shū】出低【dī】电压【yā】上升，在 5V CMOS 输入得到 1.1V 至1.2V 的低电【diàn】压。它安全地处【chù】于 5V CMOS 输【shū】入的低输入电压阈值之下【xià】。输出高电压【yā】由上拉电阻和连至3.3V 电【diàn】源的【de】二极管 D2 确定。这使【shǐ】得输出高【gāo】电压大约比 3.3V 电源【yuán】高 0.7V，也就是 4.0 到 4.1V，很【hěn】安全地在【zài】 5V CMOS 输入阈值 （3.5V）之上【shàng】。

注：为了【le】使电路工作正常，上拉【lā】电阻【zǔ】必须显著小于 5V CMOS 输入的输入【rù】电阻，从【cóng】而【ér】避【bì】免由于输入端电阻分压器效【xiào】应【yīng】而导致的【de】输出电压下降【jiàng】。上拉电阻还必【bì】须足够大，从而确保加【jiā】载【zǎi】在 3.3V 输出上【shàng】的电流在【zài】器件规【guī】范之内。

技巧八：3.3V→5V使用电压比较器

比较器的基本工作如下：

• 反相 （-）输入电压大于同【tóng】相 （+）输入【rù】电【diàn】压时【shí】，比较器输出切换到 Vss。

• 同相 （+）输入端【duān】电压大【dà】于反相 （-）输入【rù】电压时【shí】，比较器【qì】输出为高电平。

为了保持 3.3V 输出的极性， 3.3V 输出必须连接【jiē】到比较器的同相输入端。比较器的【de】反【fǎn】相输入连接到由 R1 和【hé】 R2 确定【dìng】的【de】参【cān】考电压【yā】处，如【rú】图【tú】 9-20 所示【shì】。

计算 R1 和 R2

R1 和 R2 之比取决于输入信号的逻【luó】辑电平。对于3.3V 输【shū】出，反相电压应该置于VOL 与VOH之间的中点电压【yā】。对于【yú】 LVCMOS 输出，中点电压【yā】为：

如果 R1 和 R2 的逻辑电平关系如下，

若 R2 取值为 1K，则 R1 为 1.8K。

经过适当【dāng】连接后【hòu】的运算放【fàng】大【dà】器可以用作比较【jiào】器，以将 3.3V 输入信【xìn】号转【zhuǎn】换为 5V 输出信号。这【zhè】是【shì】利【lì】用【yòng】了比较器【qì】的特性，即：根据 “反相【xiàng】”输入【rù】与 “同相”输入之间的压差【chà】幅值，比较器迫使输出为高（VDD）或低 （Vss）电平。

注：要使运算放大器在【zài】 5V 供电【diàn】下正常【cháng】工作，输出必须具有【yǒu】轨【guǐ】到【dào】轨驱动能力。

技巧九：5V→3.3V直接连接

通常【cháng】 5V 输出的 VOH 为 4.7 伏【fú】， VOL 为 0.4 伏；而通常 3.3V LVCMOS 输入的 VIH 为【wéi】 0.7 x VDD， VIL为 0.2 x VDD。

当【dāng】 5V 输出驱【qū】动为低时【shí】，不会有问题，因为 0.4 伏的输出小于【yú】 0.8 伏的输入【rù】阈值。当【dāng】 5V 输出为高【gāo】时【shí】， 4.7 伏的 VOH 大【dà】于【yú】 2.1 伏【fú】 VIH，所以，我们可以【yǐ】直接把两个引脚相连【lián】，不会【huì】有【yǒu】冲突，前提是3.3V CMOS 输出能够耐受 5 伏【fú】电压。

如果 3.3V CMOS 输入【rù】不能耐受 5 伏【fú】电压，则将出【chū】现问【wèn】题，因为超【chāo】出了输【shū】入的最大电压规范。可能的解决【jué】方案请【qǐng】参见技巧 9-20。

技巧十：5V→3.3V使用二极管钳位

很多厂商都使用钳【qián】位【wèi】二极【jí】管来保护器件的 I/O 引【yǐn】脚，防止引脚上的电压超过最大允【yǔn】许电【diàn】压规范。钳位二【èr】极管使引【yǐn】脚上的电【diàn】压不会低于 Vss 超过一个二极管压【yā】降，也不会高【gāo】于 VDD 超【chāo】过【guò】一个二极【jí】管【guǎn】压降。要使用钳位二极管来保护输入，仍【réng】然要关注流经钳位二极【jí】管的【de】电流。流经钳位二极管【guǎn】的电【diàn】流应该始终比较小 （在微安数量级上）。如果流经钳位二极管【guǎn】的电流过大，就存在部件闭锁的危险。由【yóu】于5V 输出的【de】源电阻通【tōng】常在 10Ω 左右，因此仍需串联一【yī】个电【diàn】阻，限【xiàn】制流经钳【qián】位【wèi】二极【jí】管的电【diàn】流，如图 9-20所示。使用【yòng】串联电阻的后果是降低了输入【rù】开关【guān】的【de】速度，因为引【yǐn】脚 （CL）上构【gòu】成了 RC 时间常【cháng】数。

如【rú】果没有钳位二【èr】极管【guǎn】，可以在电流中添加【jiā】一【yī】个外部二极【jí】管，如图 9-20 所示。

技巧十一：5V→3.3V有源钳位

使用二极管【guǎn】钳【qián】位有一【yī】个【gè】问题，即【jí】它将向 3.3V 电源注【zhù】入电流。在具有高电流【liú】 5V 输【shū】出且轻载【zǎi】 3.3V 电源轨的设【shè】计中【zhōng】，这种电流注入可能会使 3.3V 电源电压超过【guò】 3.3V。为了【le】避免这个问题，可以用一个三极管来替【tì】代，三极【jí】管【guǎn】使过量的【de】输出驱动电流流向地【dì】，而不是 3.3V 电源。设计的电【diàn】路如图 9-20 所示。

Q1的基极-发射极结所起【qǐ】的作用【yòng】与【yǔ】二极管钳位电路中的二极管相同。区别在于【yú】，发射极【jí】电流只有百【bǎi】分之【zhī】几流出基极【jí】进入 3.3V 轨，绝大部【bù】分电流【liú】都流【liú】向集电极【jí】，再从集电极无害【hài】地【dì】流入地【dì】。基【jī】极电流与集电【diàn】极电流之比【bǐ】，由晶体【tǐ】管的电流增益决定，通常为10-400，取决于所【suǒ】使用的晶体管。

技巧十二：5V→3.3V电阻分压器

可以【yǐ】使【shǐ】用简单【dān】的电阻分【fèn】压器将 5V 器件的输出【chū】降低到适用于【yú】 3.3V 器件输入的电平。这种接口【kǒu】的等效电路如【rú】图【tú】 9-20 所示。

通常，源电阻 RS非常小【xiǎo】 （小【xiǎo】于 10Ω），如果选择的 R1 远大于 RS 的话，那么可以忽略 RS 对 R1 的【de】影响【xiǎng】。在接收端，负【fù】载电阻 RL 非常【cháng】大【dà】 （大于【yú】500 kΩ），如【rú】果选择的R2远小于RL的话，那【nà】么可以忽略【luè】 RL 对 R2 的影【yǐng】响。

在功耗和瞬态时间【jiān】之【zhī】间存在【zài】取【qǔ】舍权衡【héng】。为了【le】使接口电流的功【gōng】耗【hào】需求最小，串联【lián】电阻 R1 和【hé】 R2 应尽可能大。但是，负载电容【róng】 （由【yóu】杂【zá】散电容 CS 和 3.3V 器件的输入电容 CL 合【hé】成）可能会对输入信号的上升和【hé】下降【jiàng】时间产生不利影响。如果【guǒ】 R1 和 R2 过大，上升和下降时间可能会过长而无【wú】法【fǎ】接【jiē】受。

如【rú】果忽略 RS 和 RL 的影响，则确定 R1 和 R2 的式子由下面的【de】公【gōng】式 9-20 给【gěi】出【chū】。

公式 9-20 给出了确定上升和下降时间的公式。为便于电路分析，使用戴维宁等效计算来确定【dìng】外加电压【yā】 VA 和串联电阻 R。戴维宁【níng】等效计算定义【yì】为开【kāi】路电压除【chú】以短路电流。根据公式 9-20 所施加的限制，对于图【tú】 9-20 所示【shì】电【diàn】路，确【què】定的戴维宁等效电阻 R 应为 0.66*R1，戴【dài】维宁等效电【diàn】压【yā】 VA 应【yīng】为0.66*VS。

例如，假设有下列条件存在：

• 杂散电容 = 30 pF

• 负载电容 = 5 pF

• 从 0.3V 至 3V 的最大上升时间 ≤ 1 μs

• 外加源电压 Vs = 5V

确定最大电阻的计算如公式 9-20 所示。

技巧十三：3.3V→5V电平转换器

尽管电【diàn】平【píng】转换可以分立【lì】地进行，但通常使用集成解决方案较受欢迎。电平【píng】转换器的【de】使用范围比【bǐ】较广泛：有单【dān】向和双向配置【zhì】、不同【tóng】的电压转【zhuǎn】换和不同【tóng】的速度，供用户【hù】选择最【zuì】佳【jiā】的解决方案。

器【qì】件之间的板级通讯 （例如， MCU 至外【wài】设【shè】）通过【guò】 SPI 或 I2C来进行，这是最常见的。对于SPI，使用单向电平转换器比较合适；对于 I2C，就需要使用【yòng】双向解【jiě】决方案。下【xià】面【miàn】的【de】图【tú】 9-20 显示了这【zhè】两种解【jiě】决【jué】方案。

模拟

3.3V 至 5V 接口的最后一项挑战【zhàn】是【shì】如何转换模拟信号，使之【zhī】跨【kuà】越电源障碍【ài】。低电【diàn】平信号【hào】可能不需要外部电路，但在 3.3V 与 5V 之间【jiān】传送【sòng】信号的系【xì】统则会受到电源变化的影响。例【lì】如，在 3.3V 系统中，ADC转换1V峰值的模拟信号，其分辨率要比5V系统中 ADC 转换的高【gāo】，这是因为在 3.3V ADC 中，ADC 量【liàng】程中更【gèng】多的部分用【yòng】于转换。但另【lìng】一方【fāng】面，3.3V 系统中相【xiàng】对较高的信号幅值，与系【xì】统较低的共模电压限制可能会发生冲突。

因【yīn】此，为了【le】补偿上述【shù】差【chà】异，可能需要某种接口电【diàn】路。本节将讨【tǎo】论接口电路，以帮【bāng】助缓和信号【hào】在不同电源之间【jiān】转换的问题。

技巧十四：3.3V→5V模拟增益模块

从 3.3V 电源连接至 5V 时，需要提升【shēng】模拟【nǐ】电压。33 kΩ 和 17 kΩ 电阻设定了运放的增益【yì】，从【cóng】而在两端均使用满量程。11 kΩ 电【diàn】阻【zǔ】限制了【le】流回【huí】 3.3V 电路的电流。

技巧十五：3.3V→5V模拟补偿模块

该模块用于补偿 3.3V 转【zhuǎn】换到 5V 的模拟电压。下面是将 3.3V 电【diàn】源供电的模拟电【diàn】压【yā】转换为由 5V电源供【gòng】电。右上【shàng】方的 147 kΩ、 30.1 kΩ 电阻以【yǐ】及+5V 电源【yuán】，等效于串联【lián】了 25 kΩ 电阻的 0.85V 电压源【yuán】。这个【gè】等效【xiào】的 25 kΩ 电【diàn】阻、三【sān】个 25 kΩ 电阻【zǔ】以【yǐ】及运放构成了增益为 1 V/V 的差动放大器。0.85V等效电压源【yuán】将【jiāng】出现在输【shū】入【rù】端的任何信号【hào】向上平移相【xiàng】同的幅度；以 3.3V/2 = 1.65V 为中心【xīn】的信号【hào】将同时以 5.0V/2 = 2.50V 为中心。左【zuǒ】上方的【de】电阻限制了来自 5V 电路的【de】电流。

技巧十六：5V→3.3V有源模拟衰减器

此【cǐ】技巧使用运算放大器【qì】衰减从 5V 至 3.3V 系统的信【xìn】号幅值。

要【yào】将 5V 模拟信【xìn】号转换为 3.3V 模拟信号，最简单【dān】的方法是使【shǐ】用 R1:R2 比值为 1.7:3.3 的【de】电阻分压器【qì】。然而，这种方法存在一【yī】些【xiē】问题。

1）衰减器可能会接至容性负载，构成不期望得到的低通滤波器。

2）衰减器电路可能需要从高阻抗源驱动低阻抗负载。

无论是哪种情形，都需要运算放大器用以缓冲信号。

所需的运放电路是单位增益跟随器 （见图 9-20）。

电路输出电压与加在输入的电压相同。

为【wéi】了把 5V 信【xìn】号转换为较低的 3V 信【xìn】号，我们只要【yào】加上电阻【zǔ】衰减器【qì】即可。

如果电阻分压器位【wèi】于【yú】单位增益跟随器之前，那么将为 3.3V 电【diàn】路【lù】提供最低的阻抗【kàng】。此外，运放【fàng】可以从3.3V 供电，这将节省一些功耗。如果选【xuǎn】择的【de】 X 非【fēi】常大【dà】的话【huà】， 5V 侧的功耗可【kě】以最大限度【dù】地减小。

如果衰【shuāi】减器位于单【dān】位增益跟随【suí】器之后，那么对 5V源而【ér】言就有最【zuì】高的阻抗【kàng】。运放【fàng】必须从 5V 供电，3V 侧【cè】的【de】阻【zǔ】抗将取决于 R1||R2 的值。

技巧十七：5V→3.3V模拟限幅器

在【zài】将【jiāng】 5V 信号传【chuán】送【sòng】给【gěi】 3.3V 系统【tǒng】时【shí】，有时【shí】可以将衰减用作增【zēng】益。如果【guǒ】期望的信【xìn】号小【xiǎo】于 5V，那么把信号直接送入 3.3V ADC 将【jiāng】产生较大的转换值。当信号接近 5V 时就会出现危险【xiǎn】。所以，需要控制电压越限的方法，同时【shí】不【bú】影响正常【cháng】范围中的电压。这里将讨论三种【zhǒng】实【shí】现方法。

1. 使用二极管，钳位过电压至 3.3V 供电系统。

2. 使用齐纳二极管，把电压钳位至任何期望的电压限。

3. 使用带二极管的运算放大器，进行精确钳位。

进【jìn】行过电压钳位的最简单的方法，与将 5V 数字信【xìn】号连接至【zhì】 3.3V 数字信号【hào】的简单方法完全【quán】相【xiàng】同。使【shǐ】用电阻【zǔ】和二极【jí】管，使过量电流流入 3.3V 电源【yuán】。选用的【de】电阻值必须能够【gòu】保护【hù】二极管和 3.3V 电源，同时还不【bú】会对模拟性能造成负【fù】面【miàn】影响。如果【guǒ】 3.3V 电源的【de】阻抗太低，那么这【zhè】种类型的钳位可能致使3.3V 电源电压上升。即【jí】使 3.3V 电源有很【hěn】好的低阻抗，当二【èr】极管导【dǎo】通时【shí】，以【yǐ】及【jí】在【zài】频【pín】率足够高的情况下，当二极管没有导通【tōng】时 （由于有跨越二极管的寄【jì】生电容【róng】），此类钳位都将使输入信号向 3.3V 电源施加【jiā】噪声。

为【wéi】了防止输入信号对【duì】电源【yuán】造成影响，或【huò】者【zhě】为【wéi】了【le】使【shǐ】输【shū】入【rù】应对较大【dà】的瞬态电流时【shí】更为【wéi】从容，对前【qián】述【shù】方法稍加变化，改用齐纳二极【jí】管。齐纳【nà】二极【jí】管的速度通【tōng】常要比第一个电路【lù】中所使用的快【kuài】速信号二极管慢。不过，齐纳钳【qián】位一般来说更为结实，钳位时不依赖【lài】于电源的特性参【cān】数。钳位的大小【xiǎo】取决于流经二极管的电流【liú】。这由 R1 的值决定。如果 VIN 源【yuán】的输出阻抗足够大的话，也可不【bú】需要 R1。

如果需要不【bú】依赖于电源的更为精【jīng】确的过【guò】电压钳位，可【kě】以使用【yòng】运【yùn】放【fàng】来得到精密二极管。电路如图【tú】 9-20所示。运放补偿了二极管的【de】正向【xiàng】压降【jiàng】，使得电压正好被钳【qián】位在运放的同【tóng】相输入端【duān】电源电压上。如【rú】果运【yùn】放是轨到轨的话【huà】，可以用 3.3V 供电。

由于钳位是通过运放来进行的，不会影响到电源。

运【yùn】放不能改善低【dī】电压电路中出现的【de】阻抗【kàng】，阻抗仍【réng】为R1 加上源电路阻抗。

技巧十八：驱动双极型晶体管

在驱动双【shuāng】极型【xíng】晶【jīng】体管时，基极 “驱动”电流和正【zhèng】向电流增益 （Β/hFE）将决【jué】定【dìng】晶体管将吸纳多少电流【liú】。如果晶体管被【bèi】单片机I/O 端口驱动，使用端口电压和端口电流上限 （典型【xíng】值 20 mA）来【lái】计算【suàn】基极驱动电流。如果使【shǐ】用【yòng】的是 3.3V 技术，应【yīng】改【gǎi】用阻【zǔ】值较【jiào】小的基极电流限【xiàn】流电阻，以确保【bǎo】有足【zú】够的基极驱动电流【liú】使晶体管饱和。

RBASE的值取【qǔ】决于单【dān】片机电源电压。公式9-20 说明【míng】了如何【hé】计算 RBASE。

如果将双极型晶体管【guǎn】用作开关，开启【qǐ】或关闭【bì】由【yóu】单片机 I/O 端口引【yǐn】脚控制的负【fù】载，应使【shǐ】用最小的 hFE规【guī】范和裕度，以确保器件【jiàn】完全饱和【hé】。

3V 技术示例：

对于这两个【gè】示例【lì】，提【tí】高基极电流留出裕【yù】度是不错【cuò】的做法。将 1 mA 的基极电流【liú】驱动至 2 mA 能确保饱和，但代价【jià】是提高了输【shū】入功耗。

技巧十九：驱动N沟道MOSFET晶体管

在选择与 3.3V 单片机【jī】配【pèi】合使用的外部 N 沟道MOSFET 时【shí】，一定要小【xiǎo】心。MOSFET 栅【shān】极阈值电压表明【míng】了【le】器件完全饱和的能力。对于 3.3V 应用【yòng】，所选 MOSFET 的额定导通电阻【zǔ】应针对 3V 或更小的栅极驱动电压【yā】。例【lì】如，对于【yú】具有 3.3V 驱动的100 mA负【fù】载，额定漏极电流为250 μA的FET在栅极【jí】 - 源【yuán】极【jí】施加 1V 电压【yā】时，不一定能提供满意的结果。在从 5V 转换【huàn】到 3V 技术时【shí】，应仔细检查栅极- 源极阈值和【hé】导【dǎo】通电【diàn】阻【zǔ】特性参【cān】数，如图 9-20 所示。稍【shāo】微减少栅极【jí】驱【qū】动电压，可以【yǐ】显著减小漏电【diàn】流。

对于 MOSFET，低阈值【zhí】器件较为【wéi】常见【jiàn】，其【qí】漏－源电压额定值【zhí】低于【yú】 30V。漏－源【yuán】额定电压大于【yú】 30V的【de】 MOSFET，通常【cháng】具有更高的阈值【zhí】电压 （VT）。

如表 9-20 所示，此 30V N 沟道 MOSFET 开关的【de】阈【yù】值电压【yā】是 0.6V。栅极施加 2.8V 的电压时，此MOSFET 的额定电阻是 35 mΩ，因此，它非常适【shì】用于 3.3V 应用。

对于 IRF7201 数【shù】据手册【cè】中的规范，栅极【jí】阈【yù】值【zhí】电压最小值规【guī】定为 1.0V。这并不意味着器件可以用来在1.0V 栅 - 源【yuán】电压时开关电【diàn】流，因【yīn】为对于低于 4.5V 的VGS （th），没有说明规范。对于需要低开【kāi】关电阻【zǔ】的 3.3V 驱动的应用，不建议【yì】使用【yòng】 IRF7201，但它可【kě】以用于【yú】 5V 驱动【dòng】应用。

审核编辑：汤梓红